Công việc của mình

Vị trí của mình là kiểm tra các thiết kế vi mạch. Công việc của mình gồm các bước sau

• Đọc hiểu tài liệu về functional của khối cần kiểm tra
• Xây dựng một verification plan (nói nôm na là xây dựng kế hoạch chi tiết kiểm tra những function nào của khối và kiểm tra tới những mức nào)
• Bắt tay vào xây dựng môi trường: Có thể xây dựng môi trường bằng Verilog, SystemVerilog, UVM hay VMM (các blog sau mình sẽ nói nhiều hơn về từng loại môi trường này)
• Sau khi xây dựng xong mình có thể tìm cách xây dựng một cái module_top (nôm na là môi trường tổng) để nối khối mình cần kiểm tra với môi trường mình đã xây dựng ở bước trên. Trong một số trường hợp còn có thêm các khối mô phỏng chức năng được viết sẵn (gọi tắt là VIP) cũng cần được nối vào
• Tiếp theo mình sẽ viết các testcase (nói nôm na là xây dựng các trường hợp kích ứng khác nhau ứng theo cái verification plan mình đã xây dựng ở trên) sao cho tất cả các trường hợp kích ứng khả dĩ đều được kiểm tra
• Sau cùng sau khi tất cả các testcase mình viết đã pass, mình sẽ kiểm tra code coverage (nói nôm na là một cách kiểm tra các trường hợp của máy) và đối chiếu với cả 2 bên
• Một thiết kế được kiểm tra xong sau khi code coverage đạt 100% và các phần trong verification plan đều đã được kiểm tra hết